贝尔法斯特女王（Queen's university of Belfast)Msc in Electronics部分课程介绍：
Custom integrated circuit design
分为两个部分：授课与实验。课程的笔试占60%，实验的设计作业占40%。
授课内容重点：对MOS晶体管工作原理，CMOS的制造工艺进行基本的介绍；Colored stick diagram的画图方法；CMOS版图设计规则以及layout设计；分析逻辑电路的静态特性以及动态特性（以基本反相器为基础）；设计分析复杂电路：包括加法器，触发器，寄存器，ROM，PLA以及RAM，课程会比较详细的介绍上述电路在Custom级别的结构，工作原理。
实验部分：2-3个coursework算平均分。实验有1-2个门电路(gate level)设计：比如计数器，译码器等等，使用的设计软件过于古老，不好用；1个集成电路版图设计，通过实验可以加深对版图设计规则的理解，使用的软件是tanner pro.
C++
分为两个部分：上学期学习C，下学期学C++
C以基础为主，对没有C语言基础的同学有不错的帮助。一共有20个上机练习，内容包括结构，指针等。不太难，每周有2-4个小时的课外辅导，由3个PHD负责。完成20个练习之后，到圣诞节会有一个相对较大的作业，有一定难度；下学期学习C++，主要学习MFC的使用。同样C++也有20个小练习，完成之后会有一个跟MFC有关的大作业，例如设计Windows计算器之类.
上述作业占总成绩的50%，另外50%通过笔试给分，笔试分第一部分和第二部分。第一部分是比较简单的小程序编写，第二部分稍难。考试开卷，可以带任何参考书，课堂笔记，课件。
Digital system design
一门关于VHDL的课程.考试占60%，作业占40%。
授课部分：对整个数字电路设计过程进行概括的介绍，但深度不够。很多部分都只能概念性的介绍给学生，无法让学生真正理解其含义。课程包含：Design specification，High level design partitioning，Design entry (HDL, Schematic, State Machine)，Functional verification，Synthesis，Technology Map，Design for Test (DFT, Test Circuit insertion)，Net list verification，Timing Verification，Floorplan，Place and Route，Layout Verification，Timing Verification，Fabrication。但是大部分内容都没有在COURSEWORK上体现，如果没有数字电路设计基础的学生，对该领域无法有很深的理解。考试主要侧重点为：状态机程序编写（考前得背熟状态机模版），critical path计算以及基本概念等等。考试比较容易，复习周期短。
实验部分：一个COURSWORK，两人一组（个人认为一个人可以搞定两个）。一共有4-5个题目，老师分配。题目大同小异，基本是通过一个状态机和少量combination logic电路（译码器，比较器等）组成。使用软件是Xilinx公司的MODELSIM仿真软件，以及综合软件Synplify。没有使用ISE软件。没有对开发板的操作，仅限于simulation level。个人感觉过于简单。设计完成后写一份20页左右的报告。对SYNPILFY结果进行归纳总结，因为是主要给分点之一。
[ 本帖最后由 mingat-mac 于 2008-1-4 06:29 编辑 ]
本版关注热点
- 北爱留学答疑(1044)
- 女王EE MSC部分课程介绍（一）(1033)
- 女王大学照片(682)
- 贝尔法斯特女王大学(631)
- Belfast新生生活(599)
- 我来问了~(540)
- 深圳大学-女王大学联合办学(521)
- 声明(503)
- belfast地图(418)
- 女王大学（qub）地图(403)
本版最新回复主题
- 女王EE MSC部分课程介绍（一）(1033)
- 北爱留学答疑(1044)
- Belfast新生生活(599)
- 我来问了~(540)
- 声明(503)
- 深圳大学-女王大学联合办学(521)
- 贝尔法斯特女王大学(631)
- 女王大学照片(682)
- belfast地图(418)
- 女王大学（qub）地图(403)
我也来说两句 查看全部评论 相关评论